一种双采样10位40 MS/s采样保持电路设计

摘要：

文章介绍了一种可以进行双采样的10位40 MS/s采样保持电路。该采样保持电路采用SMIC 0.25um标准数字CMOS工艺进行设计。基于BSIM3V3 Spice模型，采用Hspice对整个电路了进行仿真。仿真的结果表明，电路工作于40 MS/s、输入信号频率为20MHz时，输出信号的SNR和SFDR分别为70dB和62.1dB，而整个电路的功耗仅为8.41mW。

关键词： CMOS 双采样 采样保持电路 模拟/数字转换器 电路设计

作者: 陈珍海 郭良权 于宗光

作者单位: 江南大学信息工程学院,江苏 无锡 214000;中国电子科技集团58所,江苏 无锡 214000 中国电子科技集团58所,江苏 无锡 214000;江南大学信息工程学院,江苏 无锡 214000

会议类型: 国内会议

会议名称: 中国电子学会第十三届青年学术年会

会议地点: 无锡

会议语种:中文

页码: 231-237

在线出版日期: 2007-10-01（万方平台首次上网日期，不代表论文的发表时间）