一种使用Block RAM实现数据缓存的时域脉压方法

摘要：

本文以Xilinx的Virtex.ⅡPro系列的XC2VP20芯片为例，详细介绍了一种新的时域数字脉压方法。它利用FPGA内部的块RAM进行数据缓存，硬核乘法器与加法器组合成乘法累加器完成数据与脉压系数的相乘累加，节省了FPGA的配置逻辑功能块CLB资源，从而使FPGA能够实现较高阶数的时域数字脉压。

关键词： FPGA 块RAM 数据缓存 时域脉压方法 雷达信号处理

作者: 杨丽 丁智青

作者单位: 南京长江电子信息产业集团有限公司，南京 210037

会议类型: 国内会议

会议名称: 信息产业部雷达网第十七届年会暨雷达技术应用研讨会

会议地点: 福州

会议语种:中文

页码: 137-140

在线出版日期: 2007-11-01（万方平台首次上网日期，不代表论文的发表时间）