高速RS编解码器在FPGA上的具体实现

摘要：

本文通过对RS编解码原理的研究,对相关算法进行优化,用Verilog语言在FPGA上实现了RS(255,239)编解码器,最终的仿真结果证实该编码器、解码器占用的系统资源少,运行时间快,可以满足在通信系统上的要求。

关键词： RS编码器 RS解码器 现场可编程门阵列 通信系统

作者: 李云涌 李永翔 王佩峰

作者单位: 中国航天科工集团第三研究院8357所,天津 300141

会议类型: 国内会议

会议名称: 全国抗恶劣环境计算机第十七届学术年会

会议地点: 江西景德镇

会议语种:中文

页码: 156-159

在线出版日期: 2007-09-01（万方平台首次上网日期，不代表论文的发表时间）