使用CPLD实现通用串行总线接口收发模块

摘要：

本文讨论了使用CPLD实现通用串行总线(USB)接口收发模块的过程,其中包括串行化、位插入、NRZI编码及其解码、反位插入、并行化等步骤,给出了发送模块设计的部分VHDL源代码。各功能单元及顶层文件的VHDL源代码使用MAXPLUSⅡ进行了时序仿真,仿真的结果符合设计要求。该设计最终用可编程逻辑器件EPM3032A实现硬件电路。

关键词： USB接口 NRZI编码 通用串行总线 模块设计

作者: 赵虹

作者单位: 武警学院基础部,河北廊坊 065000

会议类型: 国内会议

会议名称: 2007年全国高性能计算学术年会

会议地点: 深圳

会议语种:中文

页码: 126-130

在线出版日期: 2007-10-26（万方平台首次上网日期，不代表论文的发表时间）