用于无线传感器网络的高安全性AES协处理器设计
小面积、高安全性的加密协处理器设计是无线传感器网络的关键技术之一。在分析高级加密标准(AES)的硬件实现和功耗分析攻击原理的基础上,研究了不同结构的S盒硬件实现和精简结构的AES数据通路设计,采用异构的S盒单元代替传统的同构S盒单元进行功耗随机化处理。采用UMC 0.25μm 1.8v工艺对电路进行了电路实现,并使用相关性功耗分析方法进行了仿真攻击,结果表明所提出的AES加密电路的面积优化,且表现出良好的抗功耗分析攻击特性。
无线传感器网络 S盒 加密协处理器 功耗分析 高级加密标准
刘政林 刘菊 陈毅成 邹雪城
华中科技大学电子科学与技术系 武汉 430074
国内会议
哈尔滨
中文
26-29
2007-08-30（万方平台首次上网日期，不代表论文的发表时间）