队列管理和SDRAM控制器的FPGA设计

摘要：

由于以太网突发的特性和Ethernet over E1协议转换设备中接口速率不匹配,采用廉价的SDRAM做大容量数据缓存已经成为普遍的做法。本文提出了一种简单的数据缓存队列管理的方法,并且在Xilinx Spartan3e FPGA上实现数据缓存队列管理和SDRAM控制器。

关键词： 队列管理 数据缓存 SDRAM控制器 VerlogHDL 以太网突发 Ethernet over E1协议 FPGA设计

作者: 邓可学

作者单位: 武汉邮电科学研究院,湖北武汉 430074

会议类型: 国内会议

会议名称: 全国第十三次光纤通信暨第十四届集成光学学术会议

会议地点: 南京

会议语种:中文

页码: 980-984

在线出版日期: 2007-11-07（万方平台首次上网日期，不代表论文的发表时间）