1.244GHz 0.259μm CMOS时钟产生电路

摘要：

采用TSMC标准的0.259mCMOS工艺,设计并实现了一个1.244GHz时钟产生电路。该电路基于锁相环倍频方案,在输入参考时钟频率分别为155.5MHz、312.5MHz、622MHz、1.244GHz时,可以通过调整分频器的控制信号,实现8、4、2、1倍频,从而生成1.244GHz时钟。环路处于二倍频模式下,输出1.244GHz时钟的相位噪声,在10kHz频偏处为-97.34dBc。均方抖动为3.35ps。

关键词： 时钟产生电路 锁相环 倍频模式 相位噪声 CMOS工艺

作者: 刘永旺 王志功 陈红林

作者单位: 东南大学射频与光电集成电路研究所 南京 210096

会议类型: 国内会议

会议名称: 全国第十三次光纤通信暨第十四届集成光学学术会议

会议地点: 南京

会议语种:中文

页码: 731-736

在线出版日期: 2007-11-07（万方平台首次上网日期，不代表论文的发表时间）