支持变长密钥的AES算法的FPGA实现

摘要：

在兼顾算法性能的同时,给出了一种AES算法的FPGA实现,采用逻辑部件复用的形式对变长密钥提供支持,在不需改变逻辑的情况下支持128位、192位和256位三种密钥长度。密钥扩展过程和加密(解密)过程同步,在多个加密(解密)部件并行工作的情况下可以共享同一个密钥扩展部件,从而降低芯片逻辑资源的使用。

关键词： AES算法 FPGA 变长密钥 密钥扩展

作者: 禹金璐 龙翔 高小鹏

作者单位: 北京航空航天大学,计算机学院,100083

会议类型: 国内会议

会议名称: 2007年北京地区高校研究生学术交流会

会议地点: 北京

会议语种:中文

页码: 660-666

在线出版日期: 2008-01-01（万方平台首次上网日期，不代表论文的发表时间）