一种高速串行通信接收芯片时钟恢复电路设计

摘要：

设计了一种用于高速串行通信接收芯片的时钟数据恢复电路。采用数模混合双环路锁相环结构,解决了传统锁相环捕获范围窄和因环境噪声干扰而失锁的问题;同时,提高了时钟数据恢复电路中时钟和数据校准的精度。采用了ECL结构,O.6μm BiCMOS工艺,提高了电路速度。用Hspice软件进行模拟,捕获时间小于26μs,输出时钟抖动小于0.008UI。

关键词： 高速串行通信 接收芯片 时钟恢复电路 数模混合 双环路锁相环 低通滤波器 压控振荡器

作者: 刘智 刘佑宝

作者单位: 西安微电子技术研究所

会议类型: 国内会议

会议名称: 第五届中国通信集成电路技术与应用研讨会

会议地点: 西安

会议语种:中文

页码: 73-78

在线出版日期: 2007-09-12（万方平台首次上网日期，不代表论文的发表时间）