格雷码计数器的优化设计

摘要：

阐述了使用格雷码在高速数字电路设计中的重要意义,并进行了格雷码计数器在应用中的低功耗分析。着重介绍了一种格雷码的计数器的优化设计,该设计利用了格雷码编码的特殊性质,通过一个辅助的D触发器配合n个计数触发器工作的方式,组成新型n位的格雷码计数器。最后,给出了该计数器核心部分的VHDL语言实现,可以进一步应用于FPGA设计和其它相关的分析工作。

关键词： 格雷码计数器 高速数字电路 低功耗分析 D触发器

作者: 程晓磊 范如玉 李斌康

作者单位: 西北核技术研究所,清华大学工程物理系

会议类型: 国内会议

会议名称: 全国第六届核仪器及其应用学术会议

会议地点: 广西桂林

会议语种:中文

页码: 22-24

在线出版日期: 2007-11-05（万方平台首次上网日期，不代表论文的发表时间）