基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计

摘要：

以东芝公司生产的TCD132D型号线阵CCD为例,介绍了一种基于CPLD和Verilog HDL语言的CCD时序驱动电路的设计方法。给出了Verilog HDL语言源代码,采用Modelsim SE等软件实现了功能、时序仿真。实验结果表明,设计符合实际工作需要。

关键词： 复杂可编程逻辑器件 驱动时序电路 硬件描述语言 源代码

作者: 李汉宇 张庆生 张涛 李健

作者单位: 北京理工大学信息科技学院 北京 100081 北京大学 北京 1000871

会议类型: 国内会议

会议名称: 第三届全国光学技术交流会

会议地点: 南京

会议语种:中文

页码: 19-21

在线出版日期: 2007-04-01（万方平台首次上网日期，不代表论文的发表时间）