基-16高效FFT信号处理器的FPGA实现

摘要：

设计了一种4096点FFT复数浮点运算处理器，其蝶形处理单元采用高效的基-16算法实现,该算法有效的结合了流水线和并行方式的特点,利用两级改进的基-4算法实现基-16运算核,仅用8个实数乘法器就可实现基-16蝶形单元的8次复数乘法运算,比传统的基-16算法节省75％的乘法器逻辑资源。实验仿真结果表明,用该算法设计的4096点复数基-16FFT处理器在100MHz的主时钟频率下运算速度为50.39μs,数据处理的速度和实时性方面有较大的提高。

关键词： 快速傅里叶变换 基-16蝶形 流水线 现场可编程门阵列 FPGA 复数浮点运算处理器

作者: 白德风 吕长志 王羽 张喆

作者单位: 北京工业大学微电子学与固体电子学系 北京 100022

会议类型: 国内会议

会议名称: 中国仪器仪表学会第九届青年学术会议

会议地点: 合肥

会议语种:中文

页码: 374-377

在线出版日期: 2007-10-01（万方平台首次上网日期，不代表论文的发表时间）