精细线路的研制
近年来,随着驱动IC的I/O数量的日益增多,芯片I/O端的排列密度也越来越大。为了与间距日益精细的芯片I/O端相适应,COF基板的线宽/线距已经普遍降到50μm以下,尤其是某些内部引线键合(ILB)端,其线宽/线距已经减小到15μm。由于传统的减成法存在不可避免的侧蚀问题，所以使用它来制作如此精细的线路存在一定难度。但是使用半加成法就能很大程度的抑制侧蚀现象,它更适合于制作非常精细的线路。 本文以铜箔厚度仅有2μm的溅射型挠性覆铜板为原材料,采用半加成法制作了最小线宽/线距分别为50μm/50μm和30μm/30μm的精细线路基板。在半加成法的差分蚀刻工艺中,选用了硫酸/双氧水蚀刻液来蚀刻去除基材铜,而不是选用常用的盐酸/氯化铜蚀刻液。 结果表面,半加成法具有很好的蚀刻性能,其制作出的线路的横截面非常接近矩形。即使基板的线宽/线距由50μm/50μm下降到30μm/30μm,线路的横截面依然非常理想,并没有出现向梯形变化的趋势。同时,由于半加成法所需的蚀刻时间非常短,它能很好的保持线宽,使其与设计尺寸一致。
COF 精细线路 半加成法 芯片I/O端 挠性覆铜板
崔浩 何为 莫云绮 何波 张宣东 徐景浩 关健
电子科技大学应用化学系 珠海元盛电子科技有限公司技术中心
国内会议
深圳
中文
212-218
2007-10-25（万方平台首次上网日期，不代表论文的发表时间）