电路模拟与静态时序分析相结合的时钟树分析技术
本文提出了一种电路模拟和静态时序分析相结合的时钟树分析技术.其基本思想走通过电路模拟来计算单元的延时,而用静态时序分析的方法来计算路径延时.其兼具了电路模拟的高精度和静态时序分析高速度的优点. 本文首先介绍了一种从整个电路中提取时钟树的方法.然后按照从输入到输出的顺序,调用电路模拟器依次计算各个门的延时,然后按照静态时序分析的方法计算路径延时.为了减少读取网表等操作的时间,我们采用”分治法”把时钟树划分为一定規模的小组,对每一个小组进行一次模拟,再处理得到时钟树的延时信息.并与传统的方法进行了比较,分析了其优劣性.最后,本文分析了时钟偏斜.根据设计者指定的一类时钟节点,计算它们最大的路径延时偏差.
时钟树 时钟树分析 电路模拟 静态时序 路径延时 SPICE
张能 李振涛 陈书明
国防科技大学计算机学院 长沙 410073
国内会议
桂林
中文
295-298
2006-08-01（万方平台首次上网日期，不代表论文的发表时间）