时钟偏斜补偿电路设计

摘要：

时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性.本文讨论了X数字协处理器中的时钟偏斜补偿电路设计及实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效地提高了芯片的可靠性.

关键词： 时钟偏斜值 时钟偏斜补偿 芯片可靠性 数字处理器 补偿电路设计

作者: 曾献君 陈亮 罗礼

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十届计算机工程与工艺全国学术年会

会议地点: 桂林

会议语种:中文

页码: 273-276

在线出版日期: 2006-08-01（万方平台首次上网日期，不代表论文的发表时间）