基于YHFT-DSP和FPGA的数字视频解码、显示系统设计

摘要：

本文介绍了一种基于YHFT-DSP和FPGA实现的数字视频解码、显示系统.该系统在YHFT-DSP/800上运行MPEG4视频解码程序,采用大容量的SDRAM存储器作为帧缓存.使用FPGA完成逐行变隔行，低分辨率向高分辨率转换等视频数据处理过程,将解码后的视频数据转换成BT.656格式的视频流.然后使用Philips的SAA7121芯片将数字视频信号转化成模拟视频信号,最后直接在标准清晰度的电视机上输出.

关键词： DSP FPGA BT.656 视频解码 数字视频 视频显示 标准清晰度

作者: 谷会涛 陈书明

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十届计算机工程与工艺全国学术年会

会议地点: 桂林

会议语种:中文

页码: 201-204

在线出版日期: 2006-08-01（万方平台首次上网日期，不代表论文的发表时间）