新颖的DSP两级CACHE系统设计

摘要：

本文研究了运用于数字信号处理器的片内存储体系统,采用新颖的两级CACHE结构,模块化设计了Harvard结构的一级CACHE和合并式的二级CACHE.根据DSP性能要求,优化了一级CACHE的结构和存储体的组织方式,提高了内核指令并行的效率.二级CACHE采用用户可配置结构,以满足不同用户的需求,提高了DSP的运用范围.该设计已经流片成功,性能达到设计要求.

关键词： DSP CACHE 直接映射 伪LRU替换策略 数字信号处理器 片内存储体 模块化设计

作者: 刘宗林 马卓 鲁建壮

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十届计算机工程与工艺全国学术年会

会议地点: 桂林

会议语种:中文

页码: 132-135

在线出版日期: 2006-08-01（万方平台首次上网日期，不代表论文的发表时间）