一种流处理器指令级并行开发机制
随着计算机应用领域的不断拓宽,流应用正在逐渐成为微处理器的主要负载之一,面向流应用的流处理器也就应运而生,并成为高性能微处理器的一个重要研究方向.本文在分析流处理器三级存储模式的基础上,提出了一种适合于流处理器体系结构的软件流水实现机制.该机制显式地隐藏了软件流水的”填充”、”排空”代码,在很大程度上缓解了流处理器微码存储阵列的空间压力,而且极大程度地开发了程序的指令级并行性,从而使得流处理器中丰富的运算资源可以得到更加充分的利用.
流处理器 软件流水 指令级并行 显性隐藏 三级存储模式 微处理器
周海亮 高军 张民选
国防科技大学计算机学院 长沙 410073
国内会议
桂林
中文
87-92
2006-08-01（万方平台首次上网日期，不代表论文的发表时间）