基于SPARTAN3E-FPGA的多重数字时钟源的拓扑

摘要：

提出了一种利用Xilinx-FPGA的内部资源DCM实现多重数字时钟源设计的有效方法。DCM亦称为数字时钟管理器，它作为一个IP核的嵌入式结构可在顶层电路中灵活的调用。有效利用这一资源即可实现数字时钟源的级链型树状拓扑，在很大程度上提升了数字系统的性能。通过在Xilinx-ISE环境下的仿真分析和在以实验对象XC3S100E芯片上获得最终硬件验证，证明其功能的正确性。

关键词： 嵌入式设计 数字时钟管理器 时钟树 数字系统 现场可编程门阵列

作者: 钱伟康 虞菁 郭强

作者单位: 上海理工大学 电气工程学院,上海 200093

会议类型: 国内会议

会议名称: 全国第一届嵌入式技术联合学术会议

会议地点: 乌鲁木齐

会议语种:中文

页码: 368-371

在线出版日期: 2006-08-01（万方平台首次上网日期，不代表论文的发表时间）