如何在FPGA或ASIC设计中用TCL为HDL模型搭建自动验证平台

摘要：

随着芯片复杂程度的增加，快速搭建一个强大、高效、灵活、可扩展性好的验证平台是芯片设计成功的关键因素之一。介绍了一种基于文件的层次化验证平台，使用TCL(tool command language)脚本语言来构建，因此在方法学上有一定的通用性。

关键词： 测试激励 芯片设计 脚本语言 现场可编程门阵列

作者: 陈小龙 荆涛

作者单位: 北京交通大学 电子信息工程学院,北京 100044

会议类型: 国内会议

会议名称: 全国第一届嵌入式技术联合学术会议

会议地点: 乌鲁木齐

会议语种:中文

页码: 309-312

在线出版日期: 2006-08-01（万方平台首次上网日期，不代表论文的发表时间）