基于DSP与FPGA协同处理的视频压缩与传输系统硬件设计
目前常见的视频压缩与传输系统的硬件设计，通常是由DSP独立完成视频编码，并由网络接口传输。提出了一种DSP与FPGA协同处理的编码实现方式，实时完成CIF格式的H.263低码率视频编码及传输，压缩后的图像数据以SDLC协议发送，便于通过卫星通信系统传输。系统以DSP作为主处理器，完成运动估计与补偿以及系统的初始化、各个功能模块的协调工作调度等功能。以FPGA作为协处理器，分担DSP的编码任务，完成系统的变换与量化、编码、输出码率控制、码流复合以及数据流向控制等众多功能。这种协同工作方式降低了系统对DSP的性能要求，降低系统成本。实际完成后的系统可实现CIF格式黑白图像的实时压缩、传输与显示。
低码率 视频压缩 数字信号处理器 现场可编程门阵列
王卓 王祖林
北京航空航天大学 电子信息工程学院,北京 100083
国内会议
乌鲁木齐
中文
113-116
2006-08-01（万方平台首次上网日期，不代表论文的发表时间）