高速FIR滤波器的设计与FPGA实现
针对高速FIR数字滤波器的实现问题，提出了一种基于FPGA的设计方案。以128阶的带通数字滤波器为例，介绍了在FPGA上应用分布式(DA)算法和流水线技术来设计与实现该滤波器。具体实现过程中，采用VHDL硬件描述语言和原理图相结合的方法来设计。为了满足实时性要求，采用了全并行结构，对查找表多次例化，以硬件开销为代价来提高运算速度。通过时序仿真和硬件测试，验证了滤波器满足了设计要求，从而证明上述算法和实现方法是可行的。
FIR数字滤波器 分布式算法 FPGA 流水线技术 结构设计
卫强 叶亮 刘其中
西安电子科技大学 天线与微波技术国家重点实验室，陕西 西安 710071 北京控制与电子技术研究所，北京 100038
国内会议
黑龙江牡丹江
中文
92-95
2007-08-12（万方平台首次上网日期，不代表论文的发表时间）