基于VHDL的通用异步收发器(UART)IP核设计

摘要：

本文介绍了使用FPGA实现uart的设计方法，将uart的核心功能集成到FPGA上，涉及包含发送模块、接收模块、波特率发生器等主要部分设计。系统采用VHDL硬件描述语言实现，在Quartus软件开发环境下进行设计、综合和仿真测试。

关键词： VHDL 硬件描述语言 UART 通用异步收发器 FPGA 接收模块

作者: 位娜 胡钛 卞春江

作者单位: 中国科学院空间科学与应用研究中心 北京 100080

会议类型: 国内会议

会议名称: 中国空间科学学会空间探测专业委员会第二十次学术会议

会议地点: 湖南张家界

会议语种:中文

页码: 585-589

在线出版日期: 2007-10-01（万方平台首次上网日期，不代表论文的发表时间）