6.7 DVB-S接收机中时钟与载波同步的FPGA实现

摘要：

介绍了数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现了DVB-S接收机中的采样时钟同步和载波同步.整个设计基于XILINX公司的ISE平台,用VHDL编程语言,通过逻辑综合和仿真并在xc3s2000 FPGA芯片上实现。

关键词： FPGA芯片 采样时钟同步 载波同步 DVB-S接收机 数字滤波

作者: 陈锴 李署坚 孙宇明

作者单位: 北京航空航天大学,电子信息工程学院,北京市,100083

会议类型: 国内会议

会议名称: 全国第十一届信号与信息处理、第五届DSP应用技术联合学术会议

会议地点: 南昌

会议语种:中文

页码: 183-187

在线出版日期: 2007-10-21（万方平台首次上网日期，不代表论文的发表时间）