5.10一种节省硬件资源的DFT伪码捕获实现方法
DFT伪码捕获算法在进行伪码搜索的同时估计多普勒频偏,通过将传统的二维搜索变成一维搜索提高捕获速度。为了满足捕获要求即频率估计误差在跟踪环路带宽内,需要增加DFT点数,但随着运算点数的增加硬件实现难度成倍增长。本文提出了一种基于FPGA的在不增加DFT点数的前提下实现高精度伪码捕获的实现方法,详细介绍了如何通过采用查找表和浮动窗等方法在保证系统性能的同时节省资源,通过在FPGA器件中验证表明该方法捕获速度快,精度高,硬件实现简单,占用资源少,有很强的实用价值。
扩频信号 伪码捕获 DFT 多普勒频偏 频率估计
朱莉森 孙国良 黄智刚
北京航空航天大学电子信息工程学院,北京,100083
国内会议
全国第十一届信号与信息处理、第五届DSP应用技术联合学术会议
南昌
中文
144-148
2007-10-21（万方平台首次上网日期，不代表论文的发表时间）