一种低功耗时钟驱动电路的设计

摘要：

本文提出了一种低功耗H形时钟驱动电路的设计方法,其基本思想是在满足电路要求的前提下尽量减小缓冲器中反相器的尺寸,以减小集成电路中电容充放电为主的功耗.并在一个给定的条件下给出了一个设计实例,采用TSMC 0.25μm标准工艺,利用Hspice仿真验证了此设计方法的可行性并对仿真结果进行了分析。

关键词： 时钟驱动电路 缓冲器 电路设计 集成电路

作者: 李俊宏

作者单位: 电子科技大学VLSI设计中心,成都,610054

会议类型: 国内会议

会议名称: 四川省电子学会半导体与集成技术专委会2006年度学术年会

会议地点: 成都

会议语种:中文

页码: 65-67

在线出版日期: 2006-12-01（万方平台首次上网日期，不代表论文的发表时间）