SOI高压功率集成电路中LDMOS的研制

摘要：

本文提出了SOI多区双RESURF LDMOS,在单RESURF LDMOS结构的n漂移区引入多个p掺杂区,以改善其场分布,提高击穿电压.借助二维器件仿真软件对器件进行仿真和优化设计,使其耐压达650V以上.开发高压SOI(Silicon-on-Insulator)BCD工艺,在此基础上研制出的LDMOS耐压达到640v.应用在高压功率集成电路中,与普通硅基PN结隔离LDMOS比较,电流驱动能力提高约23％。

关键词： SOI LDMOS 击穿电压 功率集成电路

作者: 李明 方健 乔明

作者单位: 电子科技大学微电子与固体电子学院,成都,610054

会议类型: 国内会议

会议名称: 四川省电子学会半导体与集成技术专委会2006年度学术年会

会议地点: 成都

会议语种:中文

页码: 1-5

在线出版日期: 2006-12-01（万方平台首次上网日期，不代表论文的发表时间）