高动态GPS接收机中伪码快捕技术的FPGA实现

摘要：

在对卫星导航定位的实时性有要求的情况下,设计高动态GPS接收机的难点之一就在于对卫星伪码的快速捕获.针对缩短GPS接收机捕获伪随机码时间的问题,本文首先简述了基于FFT算法的C/A码快速捕获原理,然后从硬件实现的角度,对伪码快捕环路关键模块的现场可编程门阵列(FPGA)设计方案进行了详细的分析与研究,最后给出了系统仿真和硬件测试仿真的结果。结果表明,伪码快捕的FPGA实现方案在满足工程设计精度要求的前提下,捕获速度可以得到显著提高。

关键词： 全球定位系统 高动态接收机 卫星伪码 快速捕获 FFT算法 可编程门阵列

作者: 白亚伟 吕金飞

作者单位: 装备指挥技术学院,研究生院,北京,101416

会议类型: 国内会议

会议名称: 第一届中国高校通信类院系学术研讨会

会议地点: 扬州

会议语种:中文

页码: 569-574

在线出版日期: 2007-07-27（万方平台首次上网日期，不代表论文的发表时间）