用Verilog HDL语言设计实现单片机串行口输出的串并转换

摘要：

本文介绍了一种固定信号格式的串并转换,利用Verilog HDL语言对一块可编程逻辑器件进行编程,实现单片机串行口输出的串行数据到8位并行数据的转换。

关键词： Verilog HDL语言 单片机 串并转换

作者: 生晓坤 姜岩峰

作者单位: 北方工业大学微电子实验中心,北京,100041

会议类型: 国内会议

会议名称: 第十二届全国青年通信学术会议

会议地点: 北京

会议语种:中文

页码: 1604-1607

在线出版日期: 2007-08-10（万方平台首次上网日期，不代表论文的发表时间）