安全散列算法的FPGA研究
安全散列算法的运算位数与运算的轮数较多,用硬件实现需耗费大量的资源。本文提出采用一种将寄存器时分复用的方式,并根据算法输入信号的特性来重新定义消息分组,能够节省FPGA资源,通过硬件描述语言VHDL作为设计输入,采用ANSI X9.62-1998中的一组测试向量,使用modsim进行仿真,验证其实现功能正确,并采用Xilinx Vertex系列的XC2V1000进行逻辑综合,其实现的数据吞吐量能够达到215M/s.
安全散列算法 数字签名 时分复用 消息分组
魏东梅 李艳
西南科技大学,绵阳,621010
国内会议
北京
中文
556-560
2007-08-10（万方平台首次上网日期，不代表论文的发表时间）