基于FPGA的伪随机码测距系统的设计与仿真

摘要：

本文介绍了伪随机码快速测距的原理，分析了伪码的同步原理和基于FPGA测距的实现方法，最后给出了基于Verilog HDL的同步实现方案和仿真结果.实验结果表明，此测距系统测距速度快、可编程性强、易于FPGA/CPLD芯片实现，为测距系统的数字化实现提出了新的思路.

关键词： 测距系统 同步原理 伪随机码

作者: 李宝华 孙建红 沙涛

会议类型: 国内会议

会议名称: 2007年电工理论与新技术学术年会

会议地点: 湖南张家界

会议语种:中文

页码: 368-371

在线出版日期: 2007-08-11（万方平台首次上网日期，不代表论文的发表时间）