基于VHDL语言的DDS频率优化设计

摘要：

本文介绍了DDS的原理并给出了基于VHDL语言的直接数字合成器的工作原理、设计思路、电路结构，分析了数字合成器的基本算法,并对其误差进行了优化使频率更加稳定,减小了相位抖动，并提出了在高频时采用变址查表设计方案,使输出带宽得到了极大提高,滤波器更简单。

关键词： 数字合成器 相位累加器 频率优化

作者: 李家祥 郭柯

作者单位: 重庆大学电气工程学院,重庆,400030

会议类型: 国内会议

会议名称: 重庆市电机工程学会2006年学术年会

会议地点: 重庆

会议语种:中文

页码: 68-70

在线出版日期: 2006-10-01（万方平台首次上网日期，不代表论文的发表时间）