一种基于单片机及CPLD测试平台的设计与实现
文章介绍可编程计数器/定时器M82C54和高速异步双端口RAM IDT7130的性能特性.利用单片机80C196KB及上述芯片设计并实现测试平台,给出测试平台的接口电路,并阐述了它的实现原理。
CPLD测试平台 单片机 可编程计数器 CPLD M82C54 IDT7130 80C196KB 芯片设计
周治良 刘俊 张斌珍 马志刚
中北大学电子测试技术国家重点实验室,太原,030051
国内会议
贵阳、沈阳
中文
2389-2391
2006-08-01(万方平台首次上网日期,不代表论文的发表时间)