800MSPS FADC数据采样系统

摘要：

本文开发了一种基于MAX105 800MSPS 6bit FADC和FPGA的高速数据采样系统.FADC的输出通过FPGA中的串并转换电路降低到100MHz,便于后续数据处理和传输.FPGA还实现了数据缓存、自甄别触发以及压缩和时间信息获取等功能.经过压缩和缓存的数据由TELL1采集并传送计算机,最大数据带宽可达4Gbps.

关键词： 高速采样 FADC FPGA TELL1 数据采集

作者: 王振华 李楠 刘以农 邓智

作者单位: 清华大学工程物理系,北京,100084

会议类型: 国内会议

会议名称: 第十三届全国核电子学与核探测技术学术年会

会议地点: 西安

会议语种:中文

页码: 9-12

在线出版日期: 2006-10-21（万方平台首次上网日期，不代表论文的发表时间）