0.18μm CMOS工艺高速双模分频器设计

摘要：

基于0.18μm CMOS工艺设计了10/11双模分频器的电路,用源耦合场效应管逻辑实现静态D触发器单元设计,利用H-spice对设计电路进行仿真.电路完成了芯片版图,后仿真结果表明输入时钟在3.33GHz时,10分频和11分频逻辑正确.芯片面积为0.5*0.375mm2,功耗108mW.

关键词： 分频器 CMOS D触发器

作者: 蒋东铭 黄风义 严菲 陆静学

作者单位: 东南大学射频与光电集成电路研究所,210096,南京

会议类型: 国内会议

会议名称: 2006全国第十一届微波集成电路与移动通信学术年会

会议地点: 贵阳

会议语种:中文

页码: 186-189

在线出版日期: 2006-09-01（万方平台首次上网日期，不代表论文的发表时间）