应用于片上系统中低功耗IP核设计的自适应门控时钟技术

摘要：

门控时钟技术一直以来是降低芯片动态功耗的有效方法.本文结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2％的动态功耗,同时理论上平均降低70.9％的漏电功耗.

关键词： 门控时钟 IP核 片上系统 低功耗设计 自适应门控时钟

作者: 常晓涛 张明明 韩银和

作者单位: 中国科学院计算技术研究所系统结构部,北京,100080;中国科学院研究生院,北京,100039 中国科学院计算技术研究所系统结构部,北京,100080

会议类型: 国内会议

会议名称: 中国科学院计算技术研究所第九届计算机科学与技术研究生学术讨论会

会议地点: 青岛

会议语种:中文

页码: 507-513

在线出版日期: 2006-07-31（万方平台首次上网日期，不代表论文的发表时间）