算术电路的等价性验证

摘要：

本文提出了一种利用综合引擎重现算术电路的优化过程的算法,提高了等价性验证效率.ZDFV的综合引擎首先识别乘法器的编码方式,提取部分积的加法树实现方案;然后根据这些信息生成与实现电路结构相似且逻辑正确的网表.本算法可直接结合到现有的RTL和门级网表的验证流程中,从而提高算术电路的验证能力.

关键词： 算术电路 识别乘法器 编码方式 信息生成 电路结构 网表

作者: 翁延玲 严晓浪 葛海通 郑飞君

作者单位: 浙江大学超大规模集成电路设计研究所,浙江,杭州,310027

会议类型: 国内会议

会议名称: 第四届中国测试学术会议

会议地点: 北戴河

会议语种:中文

页码: 407-410

在线出版日期: 2006-08-07（万方平台首次上网日期，不代表论文的发表时间）