应用于逻辑核的 BIST关键技术研究

摘要：

集成电路设计进入深亚微米阶段后,电路复杂度不断提高,特别是片上系统的不断发展,芯片测试,包括验证测试和制造测试,正在面临着巨大的挑战,传统使用自动测试设备的测试方法越来越困难.各种用于提高芯片可测试性的可测性设计方法被提出,其中逻辑内建自测试方法已经被证明为大规模集成电路和SOC测试的一项有效的可测试性设计方法.本文首先对逻辑内建自测试的基本原理结构进行介绍,然后对其在实践应用中的一些难点问题进行详细分析,最后给出针对一款高性能通用处理器实验结果.

关键词： 可测性设计 逻辑内建自测试 测试点插入

作者: 李吉 徐勇军 韩银和 李晓维

作者单位: 中国科学院计算技术研究所信息网络室,北京,100080;中国科学院研究生院,北京100039

会议类型: 国内会议

会议名称: 中国科学院计算技术研究所第八届计算机科学与技术研究生学术讨论会

会议地点: 大连

会议语种:中文

页码: 62

在线出版日期: 2004-07-01（万方平台首次上网日期，不代表论文的发表时间）