基于片内PLL实速扫描测试的实现

摘要：

实速测试在工业界中得到日益广泛的使用,对芯片进行实速测试可以有效检测出时序相关的故障.如何提供实速测试所需要的高速时钟,是实速测试的一个难题.本文提出了一种采用片内PLL来提供实速测试时钟的方案,并在实际电路的实速测试中进行了实验,最后给出了实验结果.

关键词： 锁相环 实速测试 扫描测试 时延测试 可测试性设计 芯片

作者: 范小鑫 李华伟 胡瑜 李晓维

作者单位: 中国科学院计算技术研究所先进测试技术实验室,100080;中国科学院研究生院信息科学与工程学院,100039 中国科学院计算技术研究所先进测试技术实验室,100080

会议类型: 国内会议

会议名称: 第四届中国测试学术会议

会议地点: 北戴河

会议语种:中文

页码: 233-239

在线出版日期: 2006-08-07（万方平台首次上网日期，不代表论文的发表时间）