一种基于扫描阵列的快速、低功耗可测试性设计方法

摘要：

本文在扫描阵列的基础上,对其进行改进,将重叠位块法应用于其上,并提出了一种局部优化的位片分块算法,进一步缩短了测试时间和降低了测试功耗。

关键词： 集成电路测试 扫描阵列 重叠位片 测试功耗

作者: 张磊 马光胜 王冠军

作者单位: 哈尔滨工程大学计算机科学与技术学院,黑龙江哈尔滨,150001

会议类型: 国内会议

会议名称: 第十四届计算机辅助设计与图形学学术会议

会议地点: 济南

会议语种:中文

页码: 487-492

在线出版日期: 2006-10-18（万方平台首次上网日期，不代表论文的发表时间）