基于FPGA组的ASIC原型验证系统研究

摘要：

本文分析了现有的基于FPGA组的ASIC原型验证系统在板间互连结构方面的特点,并且针对其存在的缺陷,提出了一种非对称互连结构的改进方案,该方案可以提高逻辑分割的效率,为整个ASIC验证流程提供良好的硬件支持。

关键词： 原型验证系统 互连结构 逻辑分割效率

作者: 袁健 刘光明

作者单位: 国防科技大学计算机学院,长沙,410073

会议类型: 国内会议

会议名称: 2006中国计算机学会体系结构专委会学术年会

会议地点: 成都

会议语种:中文

页码: 169-172

在线出版日期: 2006-08-17（万方平台首次上网日期，不代表论文的发表时间）