基于异步电路技术改进三模冗余结构
在借鉴异步电路技术的基础上,对传统三模冗余(TMR)结构进行了改进,提出了基于异步C单元的双模冗余(DMR)结构和基于DCTREG的时空三模冗余(TSTMR-D)结构.DMR结构每位只需两个冗余单元,并采用异步C单元对冗余单元的输出进行同步.TSTMR-D结构采用解同步电路中显式分离主从锁存器的结构,可以广泛用于各种流水线.在SMIC 0.35μm工艺下分别以DMR,TMR和TSTMR-D结构实现了3个容错8051内核.错误注入实验结果表明,与TMR结构相比,DMR结构可以减小芯片面积,提高芯片性能,同时具有容时序逻辑SEU的特性.TSTMR-D结构在恰当的面积和延迟开销下,可以对各种类型的电路结构进行全面的SEU和SET防护.
三模冗余 异步电路 双模冗余 时空三模冗余 容错 容SEU 容SET
龚锐 陈微 刘芳 戴葵 王志英
国防科学技术大学计算机学院,长沙,410073
国内会议
河北保定
中文
23-27
2006-10-21（万方平台首次上网日期，不代表论文的发表时间）