基于FPGA的1024点FFT实现

摘要：

本文介绍了利用Verilog进行1024点FFT(快速傅立叶变换)实现的方案.实现是基于基4时域抽取的FFT算法,采用乒乓操作的RAM存储器和流水线级联结构设计.利用流水线和乒乓操作能极大的提高的FFT计算的速度.在Xilinx公司的Spartan-ⅡXC2S100上实现了20MHz数据输入,输出的1024点按时域抽取FFT.

关键词： 快速傅立叶变换 乒乓操作 流水线

作者: 赵一鸣 董金明

作者单位: 北京航空航天大学,电子信息工程学院,北京,100083

会议类型: 国内会议

会议名称: 全国第十届信号与信息处理、第四届DSP应用技术联合学术会议

会议地点: 安徽黄山

会议语种:中文

页码: 297-300

在线出版日期: 2006-10-01（万方平台首次上网日期，不代表论文的发表时间）