FPGA设计中的时序分析和约束

摘要：

在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能.本文首先讲解了时序分析中重要的概念,并将这些概念同数字系统的性能联系起来,最后结合FPGA的设计指出了时序约束的内容和时序约束中的注意事项.

关键词： FPGA芯片 时序分析 时序约束 数字电路

作者: 王冠 夏宇闻

会议类型: 国内会议

会议名称: 全国第十届信号与信息处理、第四届DSP应用技术联合学术会议

会议地点: 安徽黄山

会议语种:中文

页码: 343-345

在线出版日期: 2006-10-01（万方平台首次上网日期，不代表论文的发表时间）