FIFO在多级滤波图像处理ASIC芯片中的设计应用
本文描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输.结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通道与慢速数据输入相匹配;三个同步FIFO,分别对应单级1×3、两级1×3级联(相当于1×5)和三级1×3级联(相当于1×7)滤波模板的图像数据输出缓存,分时复用一路输出总线.仿真结果表明设计是正确且有效的.
FIFO 多级滤波 图像处理 专用集成电路
陈朝阳 洪功存 沈绪榜 郑兆青
华中科技大学图像信息处理与智能控制教育部重点实验室集成电路设计中心,武汉,430074 华中科技大学图像信息处理与智能控制教育部重点实验室集成电路设计中心,武汉,430074;西安微电子研究所,西安,710054
国内会议
福建厦门
中文
1154-1156
2004-10-01(万方平台首次上网日期,不代表论文的发表时间)