基于FPGA的并行FIR滤波器设计

摘要：

本文介绍了应用Altera公司的FLEX10K系列CPLD高阶并行计算的方法实现有限冲激响应(FIR)滤波器的设计.这种基于流水线技术的FPGA并行算法可达到重复配置高精度FIR滤波器设计的要求,充分发挥了FPGA的优势。

关键词： FIR滤波器 FPGA 并行算法 有限冲激响应 流水线

作者: 宋晓鑫

作者单位: 中国电子科技集团第十一研究所,北京,100015

会议类型: 国内会议

会议名称: 2004年全国光电技术学术交流会

会议地点: 福建厦门

会议语种:中文

页码: 97-100

在线出版日期: 2004-10-01（万方平台首次上网日期，不代表论文的发表时间）