基于FPGA的全数字锁相环的设计

摘要：

随着通讯技术、数字集成电路的飞速发展和系统芯片(SoC)的深入研究,数字锁相环技术应用越来越广泛.本文介绍了一种应用VHDL技术设计全数字锁相环的方法,并用可编程逻辑器件FPGA予以实现;详细叙述了其工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果.

关键词： 数字锁相环 FPGA VHDL

作者: 郝欣 周浩敏

作者单位: 北京航空航天大学仪器科学与光电工程学院,北京,100083

会议类型: 国内会议

会议名称: 第十六届全国测控、计量、仪器仪表学术年会

会议地点: 北京

会议语种:中文

页码: 1281-1284

在线出版日期: 2006-08-01（万方平台首次上网日期，不代表论文的发表时间）