Flip-around结构高速采样保持电路的设计

摘要：

本文分析了Flip-around结构采样保持电路产生失真的原因,采用增加哑开关管的自举开关消除与输入有关的电荷注入和时钟馈通;采用增益增强技术提高运算放大器直流增益,并通过调整辅助运放的负载电容大小实现主运放建立时间特性的优化.文章设计出一个Flip-around结构的高速采样保持电路,使用Hspice对电路各个模块进行了功能仿真,给出了整个采样保持电路的仿真结果.

关键词： 数模转换 采样保持 电路设计

作者: 朱建培 姚若河 张炜华 吴为敬

作者单位: 华南理工大学,物理科学与技术学院,广州,510640

会议类型: 国内会议

会议名称: 第十四届全国半导体集成电路、硅材料学术年会

会议地点: 北京

会议语种:中文

页码: 329-333

在线出版日期: 2005-11-01（万方平台首次上网日期，不代表论文的发表时间）