阶梯掺杂漂移区厚膜SOI LDMOS的研制

摘要：

本文在1.5μm埋氧层、3.μm顶层硅的SOI材料上研制了漂移区为均匀掺杂、一阶阶梯掺杂和二阶阶梯掺杂的LDMOS.实验结果表明:在漂移区长度为20μm时,采用二阶掺杂漂移区可以实现击穿电压和导通电阻的良好折衷.和相同结构的均匀掺杂漂移区相比,击穿电压可由160V提高到250V,提高幅度为36﹪,而导通电阻则由1.9Ωmm2降低到1.6Ωmm2,降低幅度为16﹪.

关键词： 集成电路 工艺设计 阶梯掺杂

作者: 郭宇锋 李肇基 张波 龚建荣

作者单位: 南京邮电大学光电工程学院,210003 电子科技大学IC设计中心,610054

会议类型: 国内会议

会议名称: 第十四届全国半导体集成电路、硅材料学术年会

会议地点: 北京

会议语种:中文

页码: 558-561

在线出版日期: 2005-11-01（万方平台首次上网日期，不代表论文的发表时间）