可实现快速编码的并行卷积LDPC码的设计

摘要：

提出了一种可实现快速编码的并行卷积LDPC码的设计方案.该方案通过预编码提高码的随机性,通过并行卷积编码结构实现快速编码.将LDPC码的校验矩阵分解为分别对应预编码器和并行卷积编码器的两个子矩阵,通过子矩阵的设计对编码器进行优化,设计更为简单、灵活.仿真结果表明,与PEG码相比较,在码长3060时,约有0.3dB的损失。

关键词： 并行卷积LDPC码 PEG码 校验矩阵 并行卷积编码器 子矩阵

作者: 王单 郭旭东 王新梅

作者单位: 西安电子科技大学综合业务网国家重点实验室,陕西,西安,710071

会议类型: 国内会议

会议名称: 中国电子学会第十一届青年学术年会

会议地点: 济南

会议语种:中文

页码: 284-288

在线出版日期: 2005-09-01（万方平台首次上网日期，不代表论文的发表时间）